第8章 芯片准备
大约三百万美金就这样很快用掉了,一百万美金的芯片测试机器,约一百万美金的EDA软件,一百万美金的芯片流片费用,
真是太烧钱了!!!
难道就不能节省一点?例如在EDA软件上…
对于购买芯片测试机器,芯片流片费用,可能有人表示理解,
但是,EDA软件为什么就这么贵?也要花费那么多钱?只是在电脑运行一款软件而已!很多人也许不理解吧!
因为EDA软件在电子电路设计是非常重要的,通过EDA软件在电脑进行电子电路设计,极大地缩短设计工期,提高效率,防止设计错误,
特别是芯片集成电路上,数千万或者数亿级晶体管电路上…,
对已经设计出电子电路,可以在电脑上进行仿真,提前预估电子电路的功能,进而可以修改,以达到电子电路设计时制定的目标,
…
另外,EDA软件已经被国外巨头瓜分,Synopsys、Cadence、Mentor,基本占据各大芯片设计公司和芯片制造工厂,形成了一种垄断!
EDA软件分为三种工作模式:芯片设计模式,PCB电路板设计模式,仿真模式,
且这三种软件模式基本上是独立分开的,在价格上芯片设计是最贵的,仿真软件次之,PCB板级软件算便夷,
在华夏国,PCB板级软件安装在每一台电脑的价格最便夷精简版为1万美金,最贵的商用版本为6万美金,
而李飞只是在两台电脑上,安装EDA软件商用版本,三种软件工作模式,作为芯片设计公司是必须花钱购买,真是节省不了!!!
当然,EDA软件也是李飞的芯片产业计划之一!
…
好在钱汇入对方公司后,就立即发货(EDA软件是序列号),这样就能提前让FM芯片量产,提前变现。
不过,芯片制造就没有那么快发货,
把芯片制造资料发给台极电后,需要一番检查,例如芯片制造材料和制造工艺上,以及芯片设计…,
大约三后,台极电邮件回复,告知芯片的设计不符合台极电主流工艺,原因是FM芯片是模拟电路,应该采用双极TTL晶体管工艺,数字电路一般用COMS工艺,
为了提高FM芯片的量产生产力,建议采用成熟的双极TTL晶体管工艺。
如贵公司继续坚持FM芯片采用COMS工艺,那么,芯片的流片时间可能需要延后,
…
看着台极电发过来的邮件,李飞呵呵一笑,
台极电是在拖延时间,制造工艺只不过这是拖延时间的理由而已,
因为台极电的客户太多了,优先满足制造国际芯片设计巨头,例如高通,飞思卡尔,TI,索尼等国际芯片设计巨头,
对于刚刚建立的大深市芯片产业公司,在台极电眼里几乎是不能再的芯片设计公司,在芯片制造产能上,绝对延后再延后,
甚至是芯片正在生产过程中,一旦芯片设计巨头下了生产订单,就马上下线,优先供应制造芯片设计巨头公司。
…
李飞这样确定,是因为cmos工艺已经非常成熟了,
在1963年CMOS工艺已经出现,只不过早期的CMOS器件性能也较差,但由于CMOS器件的功耗极低,集成度也高,用以制造数字LSI和VLSI集成电路可很好地解决最迫切的功耗问题,
于是,在数字LSI和VLSI集成电路的制造中首先得到广泛应用,并得到快速发展,特别是自20世纪80年代以来,更成为CPU、RAM、ROM等VLSI的主导制造工艺,在电脑芯片工艺应用上十分广泛。
由于cmos工艺具有电流,抗干扰能力强,集成度高等一系列的优点,
各大芯片设计巨头公司开始在模拟芯片电路进行CMOS工艺研究设计…,
而李飞利用重生前的芯片技术积累,用cmos工艺制造FM芯片,可以在FM芯片市场上是非常先进的芯片工艺技术了!
那么,如果FM芯片使用双极TTL晶体管工艺,在市场上没有优势了!最重要的是FM芯片后续应用于汽车和手机,可能就没有技术优势了,因为汽车和手机的电磁干扰非常大,
于是,李飞亲自打电话给台极电专业负责客服工程电话,客气地道:“你好,我是大深市芯片产业的工程师李飞,关于贵司的邮件告知我司的芯片流片还需要延迟,到底是什么原因?”
对方态度不友善地道:“哦,你FM芯片工艺要求是COMS,可是目前FM芯片主流可是双极TTL,”
李飞压住心中怒气,平和道:“现在芯片工艺主流是COMS…,”
没等李飞把话完,对方打断了,并轻蔑地:“你们内地人不懂,芯片是高科技产品,和你不清,简单地,你的FM芯片采用CMOS工艺,是比较复杂,在芯片制造上工序比较多,所以,芯片流片时间需要延缓…”
李飞乐呵一笑,在本人面前谈论芯片制造工艺,你还嫩了一点,重生前,本人在英特尔是副总裁,负责英特尔的芯片设计和芯片制造,
...
同时,李飞从内心上,认为不必和这人一般见识,不必再继续下去…,
但为了FM芯片早点量产,早点让FM芯片进入市场变现,李飞不得不展示芯片研发实力,给一点颜色看看,让对方知道什么是研发技术大神。但没有必要再客气了,就命令道:“你不要打断我话!如我得没有错的话,CMOS工艺流程大概是这样的:
先是准备n型硅片,用以制造NMOS和PMOS晶体管。(注:CMOS工艺是在PMOS和NMOS工艺基础上发展起来的)
再使用湿氧化方法,在硅片上生长设定厚度()的二氧化硅层,作为制造p型区的掩蔽层。随后光刻p型区。
接着,光刻出NMOS晶体管的p阱区和PMOS晶体管的源、漏区后,使用氮化硼片作掺杂源进行硼预淀积。
在淀积硼以后,进行杂质推进扩散,形成NMOS晶体管的p阱,在推进扩散的同时,也进行干氧化,接着进行湿氧化预定时间(如20分钟),该二氧化硅层作为光刻n型区的掩蔽层。
如光刻出n型掺杂区,然后进行磷掺杂扩散,形成NMOS晶体管的源、漏区;
在磷扩散以后,进行湿氧化预定时间(如20分钟),该二氧化硅层用以制造NMOS和PMOS栅氧化区的的掩蔽层;
光刻出NMOS和PMOS晶体管的栅区,然后使用干氧化方法,生成设定厚度的栅二氧化硅层(如500纳米制程),”